⑫ 公 開 特 許 公 報 (A)

昭64-15947

(9) Int. Cl. 1 H 01 L 21/82

識別記号

庁内整理番号

每公開 昭和64年(1989)1月19日

H 01 L 21/82 27/04

7925-5F A-7514-5F

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称 半導体装置

②特 頤 昭62-171980

塑出 願 昭62(1987)7月9日

⁶² 発 明 者 大 内 康 憲

東京都港区芝5丁目33番1号 日本電気抹式会社内

①出 順 人 日本電気株式会社 東京都港区芝5丁目33番1号

多代 理 人 弁理士 栗田 春雄

明 細 資

1 発明の名称 半導体装置

2 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、これらに配線を行う配級領域とを、上下辺に沿って交互に平行に配置し、辺客の要求により前記配級領域の配線パターンのみを設計して形成する四角形のチョブからなるゲートアレイあるいはスタンダードアレイ設計方式の半導体装置にかいて、前記四角形のチョブをその対角級に沿って4つに区分し、これら4つの三角形の各部分にチョブの周囲辺に平行に前記セル領域かよび配線領域を交互に配置することを特徴とする半導体装置。
- (2) 世級配盤および接地配線を対角線に沿って散けた特許請求の範囲第(1)項記載の半導体決置。

3. 発明の詳細な説明

産業上の利用分野

本発明はダートアレイやスタンダードセルの設計方式を用いて、順客の往文に応じて論類回路を任意に形成するLSIチップからたる半導体装置に関し、特にダートアレイやスタンダードセルのセル配置および電源配線に関するものである。

従来の技術

近年、各種の電子装置の多級化に対して抽点の 論理回路を有する半導体装置が用いられ、少量多 品種化の傾向にある。これに対処するために、ト ランジスタを有する基本構成(セル)を規則的に 配列した半導体基板上に、顕客の要求にあった記 級パターンを設計形成して、半導体装置を形成す ることが広く行われている。

従来、この種の半導体装置の一例は第4図だ示すように、チップの上下辺に沿ってダートアレイヤスタンダードセルが配列されるセル領域1と、 配級領域2とが交互に平行に配置され、周囲に入 山力端子領域4を有するものであった。そしてセ

. . ~ .

ル領域1の同一の列間および異った列間にある各々のセル相互間の接続配線は、主に配線領域2内で行われ、かつこの配線領域2においては、一般にセル領域1に平行するX軸とこれに真交するY軸との2つの方向の配線バターンを別々の2層に設け、折曲げ部にスルーホールを用いて配線するものであった。

したがって配線領域2の配線バターンの分布は、 第5図に示すように両側部6で少なく中央部5に 集中する傾向があり、配線領域2の幅は中央部5 の配線塩に合わせて比較的に広くとる必要があり、 両側部6では配線密度が少なく有効に使用されず、 そのため七ル領域が成少するという欠点があった。

また、チップ周辺にある入出力端子領域4上の 電源端子および接地端子からチップ内のセル領域 1に電源電圧を供給するための電源配線および接 地配線も、同じくセル領域1に沿って配置される ため、チップの中央部までの配線パターンの距離 が足くなり、配線に生する電圧の降下によりセル 回路の動作マージンを低下させる原因となってい

短くなる四角の現状に配置されているため、セル 領域間の配線領域における配額分布は、中心に対 して対称ナなわち一様になり平均化される。

尖施例

次に本発明の実施例について図面を参照して説 明する。

本院明の一契施例を平面図で示す第1図を診照すると、本発明の半球体接似は、四角形のチップを対角級で4つに区分し、この区分された4つの各三角形部分に、内部セル領域1と配紋領域2とを周囲辺に沿って平行に配復した構成、すなわちチップの最外周から中央に向って長さが順に短くなるセル領域を周囲辺に沿って四角に限状に並べた構造になっている。また外周には入出力端子領域4を有している。

次に本実施例の動作について第 1 図を用いて説 明ナる。 た。

発明が解決しようとする問題点

本発明の目的は、上記の欠点、すなわち平行に 配置されるセル領域間の配線領域の幅を広くとら なければならず、セル領域が減少するという問題 点、また電源端子および接地端子からセル領域を の電源供給のための配線が投くなり、電圧の降下 が起き易いという問題点を解決した半導体装置を 提供することにある。

問題点を解決するための手段

本発明は上述の間始点を解決するために、四角形のチップを対角線で4つに区分し、この区分された4つの三角形部分に、内部セル領域と配線領域とを、周囲辺に沿って平行に配配し全体として環状とした構成を採用するものであり、等にこのチップ上の対角線に沿って電源配級を通す構成を採用するものである。

作用

本発明は上述のように構成したので、セル領域 がチップの最外周から中央に向って、長さが順に

セル領域1内にある個別のセル間の相互配線は、 配線領域2もセル領域1と同様に限状になってい るため、配線の均一化が図られ、配線領域2の編 を従来よりも狭めることが可能にたる。

更に、第3四に示すように、チップの上下辺に 和った三角形部分A およびじと左右辺に沿った三 角形部分B および D において、直交する X 他およ び Y 軸の 2 個配級の層をセル領域の配體(長さの) 方向Fに合わせて上下層を逆向きに定めることに より、同一配線版を用いてチップ内を環状に一局 することが可能になり、X 軸。 Y 軸折曲げのため のスルーホールの数を少なくすることが可能にな る。

次に第2図は第1図のチップに散けられる電源 および接地の配線の構成を示しており、電源および接地配線パターン3は入山力端子領域4の電源 端子Vおよび接地端子目に接続されて、チップの 周囲および対角線に沿って設けられている。した かって、との電源(接地)配線パターン3からセ ル質域の各セル迄の配線が短縮化され、電圧降下 が破少し、セル回路の動作を確災にすることがで きる。

なか、この対角線上の北部かよび接地配線パターン3は、一般の2個の配線層の上の第3個に並べて設けることもできるし、前述の各三角形部分の配線のX4個、Y4個の逆転の場合に、配線のない対角線面に設けるなど任意の方法が実施される。

ただし中心の対角級配線の交点については、電 頭,扱地いずれかをスルーホールを用いて他の面 で接続するか、飛越し配線を行わせるなどによっ で英統される。

発明の効果


以上に説明したように、本条明によれば、四角形のチップを対角線で区分した4つの三角形部分に、周囲辺に沿って平行にセル領域および配験領域を現状に配置することにより、配線領域の幅を狭くでき、セル密度の増加が図れるという効果がある。また電弧(接地)配線パメーンを対角線に沿って設けることにより、電源および接地の配線長をより短くし、セル回路の動作を確実にすると

いう効果がある。 型に配線領域の X 軸と Y 軸とを 三角形部分で交互に逆に定めることにより配線の ためのスルーホール数を少なくし、信頼性を向上 できるという効果がある。


4. 図面の簡単な説明


第1図は本条明の一尖施例の平面図、第2図は本発明の構成における単版(接地)配線を示す図、 第3図は本発明のセル領域の配置方向を示す図、 第4図は従来のセル領域と配線領域とを示す図、 第5図は第4図の場合の配線分布を示す図である。

1……モル領域、2……配額領域、3…… 電気 (接地)配額バターン、4……入出力端子領域、 A,B,C,D……三角形部分、F……セル領域の 配置方向、G……接地端子、V……電源端子。



day y





CLIPPEDIMAGE= JP401015947A

PAT-NO: JP401015947A

DOCUMENT-IDENTIFIER: JP 01015947 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 19, 1989

INVENTOR-INFORMATION:

NAME

OUCHI, YASUNORI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

z (🚉

APPL-NO: JP62171980

APPL-DATE: July 9, 1987

INT-CL (IPC): H01L021/82;H01L027/04

US-CL-CURRENT: 257/210

ABSTRACT:

PURPOSE: To increase the cell density by annularly placing cell regions and wiring regions in the four triangular sections obtained by partitioning a quadrangular chip with the diagonal lines, along and in parallel with the perimetrical sides, thereby narrowing the width of the wiring regions.

CONSTITUTION: The device is provided with a construction in which a quadrangular chip is <u>partitioned</u> into four with the diagonal lins and internal cell regions 1 and wiring regions 2 are placed in the four respective triangular sections along and in parallel with the perimetrical sides, that is, a structure in which cell regions the lengths of which

sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. The interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is assured.

COPYRIGHT: (C) 1989, JPO&Japio

+ 1 2 m

THIS PAGE BLANK (USPTO)